markevichus' blog

Введение

С появлением в начале 1970-х годов первых программируемыx по-
стоянныx запоминающиx устройств (ППЗУ – Programmable Read Only
Memory – PROM) в истории микроэлектроники имеется тенденция к
развитию устройств с программируемой логикой как вычислительных
устройств, используемых для решения широкого круга задач цифровой
обработки информации.
В то же время в составе элементной базы цифровой схемотехники
отмечается переход от интегральных микросхем (ИМС) малой и средней
степени интеграции к большим (БИС) и сверхбольшим (СБИС) инте-
гральным микросхемам.
Особенно сильное влияние на развитие цифровых вычислительных
устройств оказало создание первых микропроцессоров (МП), приведшее
к широкому внедрению цифровых технологий обработки информации.
Однако микропроцессоры не всегда приемлимы при решении задач в
цифровой схемотехники: работа МП основана на микропрограмме и со-
стоит из последовательности шагов конечной длительности, в то время
как для многих задач (в том числе, связанных и с обеспечением работы
самих МП) требуются устройства с минимальной задержкой выполнения
логических функций, что может быть обеспечено одним из трёх спосо-
бов:
- Использованием наборов стандартной дискретной цифровой логи-
ки общего применения, например, наборов логических микросхем
74-й серии (ТТЛ, КМОП) и типовых периферийных БИС;
- Использованием заказных СБИС;
- Использованием программируемых логических интегральных схем
(PLD - Programmable Logic Devices).

Рассмотрим каждый из этих подходов более подробно.

Наборы дискретной цифровой логики различных серий довольно дли-
тельное время являлись основной элементной базой для разработки циф-
ровых устройств. В состав таких наборов входит большое число отдель-
ных микросхем, выполняющих, как базовые логические функции (И,
ИЛИ, НЕ), так и функции типовых цифровых устройств (триггеров,
регистров, счетчиков, мультиплексоров, дешифраторов и т. д.). Основ-
ным недостатком дискретной логики является то, что для разработки
конечных изделий обычно требуется большое число микросхем, а сле-
довательно, и множество внешних соединений. В результате возрастает
сложность конструкции, растут габариты печатных плат, снижается на-
дежность. При этом трудно построить устройства с высокой тактовой
частотой.
Для уменьшения числа микросхем при проектировании микропро-
цессорных систем был разработан ряд периферийных БИС, представля-
ющих собой специализированные цифровые устройства, выполняющие
некоторые типовые функции в составе микропроцессорных систем (кон-
троллеры динамических ОЗУ, прерываний, прямого доступа к памяти,
шин и т. д.). Однако даже периферийные БИС не позволяют полностью
преодолеть основные недостатки дискретной цифровой логики.
Наиболее кардинально проблема габаритов, быстродействия, упроще-
ния конструкций печатных плат и их надежности решается с помощью
заказных СБИС. Классический пример — чипсеты материнских плат и
карт расширения персональных компьютеров. К сожалению, этот путь
экономически оправдан только при крупносерийном производстве одно-
типных конечных изделий. Это связано с высокой стоимостью заказных
СБИС и длительностью сроков подготовки их производства. Кроме то-
го, необходимость модификации изделий требует существенных допол-
нительных материальных и временных затрат.
На практике часто требуется разработать оригинальные цифровые
устройства, не рассчитанные на крупносерийное производство. В тече-
ние длительного времени единственным путем для решения таких задач
являлось использование интегральных микросхем дискретной логики и
периферийных БИС.
Хотя PLD имеют длинную историю развития (1971 - PLA, 1977 - PAL,
1990-е - CPLD, 1985 - FPGA), возможности их первых поколений были
весьма ограничены, а цена сложных PLD — очень высокой. Кроме того,
проектирование цифровых устройств на их основе было очень трудоем-
ким.
В последние годы произошел резкий прорыв как в технологии из-
готовления ПЛИС, так и в разработке инструментальных средств для
проектирования и выпуска цифровых устройств на их основе.

ПЛИС - это большие интегральные микросхемы матричного типа,
позволяющие программным способом реализовать логические функции
большой сложности.
В данном реферате пойдёт речь о типах, принципах действия, сред-
ствах разработки и отладки и доступных на сегодняшний день на рынке
ПЛИС на примере продукции фирм Altera и Xilinx.

Типы и устройство ПЛИС

По принципу формирования требуемой структуры целевого цифрово-
го устройства все основные современные ПЛИС подразделяются на две
группы:
- CPLD (Complex Programmable Logic Device - Сложные Програм-
мируемые Логические Устройства);
- FPGA (Field-Programmable Gate Array - Программируемая Поль-
зователем Вентильная Матрица).

CPLD

CPLD основаны на матрицах макроячеек (МЯ, MacroCells, MC). Мак-
роячейки - сравнительно большие, но стандартизованные высокоуровне-
вые структуры интегральной схемы, выполняющие логические и другие,
более сложные, функции, такие как триггеры, регистры и др. МЯ объ-
единяют в функциональные блоки, управляемые переключающей мат-
рицей (Interconnect Array) (Рис. 1).

Рис. 1: Структурная схема CPLD.

Подход к изготовлению ИС с использованием макроячеек применяют
не только в CPLD, но и при заказном не польностью специализированном
проектировании (Semi-Custom Design): на отдельном слое полупроводни-
ковой пластины в избыточном количестве размещают стандартный для
данного производства набор матриц МЯ; в этом случае проектирование
конкретной ИС, выполняемое лишь за счёт соединения МЯ, занимает
гораздо меньшее время.
Важной отличительной особенностью и во многом преимуществом
CPLD перед большинством FPGA является наличие внутренней энерго-
независимой конфигурирующей памяти.
Недостатком подхода с применением матриц МЯ является меньшая
плотность ИС. CPLD позиционируются как решение для сравнительно
простых задач цифровой схемотехники.
К CPLD относятся такие ИС, как представители нескольких поколе-
ний семейств MAX фирмы Altera, семейства XC9500, XA9500 (для авто-
мобильной промышленности) и CoolRunner фирмы Xilinx и другие.

FPGA

Функциональное назначение FPGA сходно с CPLD, но более высо-
кая гибкость внутренней архитектуры, а также гораздо более высокая
логическая вместимость даёт FPGA приемущества во многих областях
применения.
В основе FPGA лежат логические блоки (или вентели - gates), по-
хожие на переключатели со множеством входов и одним выходом. Эти
блоки реализуют базовые двоичные операции: AND, NAND, OR, NOR
и XOR. Принципиальным отличием FPGA является то, что и функции
самих блоков, и конфигурация их связей между собой могут меняться
специальными управляющими схемами.
Каждый логический блок имеет несколько входов (4-6) и один выход
и основан на таблице поиска (Look Up Table - LUT) - память, исполь-
зуемая для хранения значений простых логических функций. Значения
входов LUT задаёт конечную логическую функцию, определяемую вы-
ходом. Таким образом применяется подход замены процесса вычисления
на операции простого поиска значений. Структура LUT представлена на
Рис. 2.

Рис. 2: Пример структуры двухвходной LUT [3].

Так же каждый вентель имеет синхронизирующий вход, подключён-
ный к отдельным трассировочным путям.
Помимо логических блоков каждая FPGA содержит программируе-
мые ключи для создания соединения между вентелями (Interconnection
Switches) и блоки ввода-вывода для подключения внутренней схемы к
внешним выводам ИС. Между любым соседним вентелем расположен
один блок-ключ. На Рис. 3 показана структурная схема FPGA.

Рис. 3: Структурная схема FPGA. Чёрными ячейками обозначены ЛБ,

серыми - ключи, пунктиром выделены ВВ-блоки.

FPGA можно использовать лишь тогда, когда логические блоки за-
программированы для реализации необходимых функций, а линии со-
единений запрограммированы на реализацию требуемых взаимосвязей
между логическими блоками и блоками ввода-вывода. Запоминающие
ячейки LUT в FPGA энергозависимы. Это означает, что они теряют свое
содержимое всякий раз при отключении питания. Следовательно, чип
FPGA должен запрограммироваться каждый раз при включении пита-
ния. Обычно, данные, необходимые для программирования хранятся в
микросхеме ППЗУ, расположенной на той же плате, что и чип FPGA.
Такой "недостаток"может сыграть роль в конкретной разработке, так
как это свойство FPGA позволяет создавать адаптивные системы с ди-
намически изменяющейся во времени структурой. То есть, в разные мо-
менты времени использовать один и тот же кристалл для реализации
различных цифровых устройств, которые наилучшим образом соответ-
ствуют изменяющимся во времени внешним условиям (например, обес-
печивать работу сотового телефона в сетях с различными стандартами
в зависимости от доступности той или иной сети в данный момент вре-
мени).

Средства разработки и отладки

При разработке устройств на основе ПЛИС используются как аппа-
ратные, так и программные средства. К аппаратным средствам относят-
ся всевозможные эмуляторы, - программаторы и отладчики специфич-
ные для каждого производителя и серии ПЛИС, а так же комплекты
разработчика, представляющие собой печатные платы, спроектирован-
ные для удобной отладки проектов.
Подробнее об эмуляторах устройствах фирм Altera и Xilinx можно
узнать из [4,5].
Программные средства включают в себя: компиляторы, среды для
графической разработки проектов, симуляторы проектов и др.
Существует два разных подхода при разработке проектов для ПЛИС:
создание программы на одном из специальных языков описания логики
ПЛИС, либо задание внутренней структуры ПЛИС при помощи графи-
ческих средств создания принципиальных схем. Рассмотрим эти подходы
подробнее.

HDLs

Базовым средством разработки ПО для ПЛИС является VHDL (VHSIC
(Very high speed integrated circuits) Hardware Description Language) - язык,
разработанный для формального описания логических схем. Одним из
важных свойств VHDL является возможность реализации исходной мо-
дели на различных уровнях абстракции: поведенческом или алгоритми-
ческом (основана на языках Pascal и Ada), регистровых передач, струк-
турном. Также заложена возможность иерархического проектирования,
максимально реализующая себя в экстремально больших проектах с уча-
стием большой группы разработчиков.
Разберём лишь некоторые базовые возможности VHDL и его синтак-
сис.
VHDL поддерживает всего 3 класса данных и не предусматривает
создание новых классов: константы (constant), переменные (variable) и
сигналы (signal). Предназначения первых двух, думаю, понятно без ком-
ментариев. Сигналы обладают многими свойствами реальных сигналов в
цифровой технике: скорость распространения, способы взаимодействия
с другими сигналами и пр. и предназначены для описания цифровых
схем.
Кроме класса, отвечающего за операции с его участием, объект харак-
теризуется типом данных, такими, как integer, real, bit, boolean, character
и др. Так же поддерживаются массивы и векторы. Разработчик вправе
создавать и собственные типы данных.
Перед использованием объекта его следует объявить (в квадратные
скобки заключены необязательные поля):
класс имя: тип;
Присвоение значения сигналам и другим типам объектов:
variable имя := значение; signal имя <= значение;

Пример описания простой схемы И с входами in1, in2 и выходом out:
out <= ’1’ when ( in1 = ’1’ and in2 = ’1’ ) else ’0’;

Из этого примеры видно, почему оператор присваивания для сигна-
лов отличается от аналогичного оператора при работе с переменными.
Подробнее о языке VHDL можно почитать в [6, 7]
Аналогичным средством описания логических схем является язык
Verilog (или Verilog HDL). Verilog соответствует алгоритмической пара-
дигме и очень поход на язык Си.

Графические средства разработки

Немалую роль в расширении областей применения ПЛИС, сокраще-
нии времени и снижении трудозатрат на проектирование сыграли и зна-
чительные успехи в создании инструментальных средств для разработ-
ки и выпуска конечных изделий на ПЛИС, основу которых составляют
специальные пакеты программ, обеспечивающие весь производственный
цикл по созданию цифровых устройств на ПЛИС: от разработки схем до
выпуска готовых изделий.
К сожалению, ПЛИС каждой фирмы требуют применения своих про-
граммных пакетов, степень доступности которых также различна. Также
фирмы предоставляют бесплатные версии своих программных продук-
тов с некоторыми ограничениями их возможностей.
Примерами последних версий на момент написания реферата таких
программных пакетов являются Quartus II от Altera (Рис. 4) и ISE Design
Suite и Vivado Design Suite от Xilinx. Версии Quartuss II Web Edition и
ISE Design Suite WebPACK являются бесплатными.
Рис. 4: Внешний вид программы Quartus II для разработки проектов
Altera.
В приведённых выше программных пакетах, помимо графических
редакторов и компиляторов проектов для ПЛИС, имеются симулято-
ры - модули, позволяющие программным способом симулировать рабо-
ту конкретной ПЛИС при загрузке текущего проекта. Таким образом,
разработчик получает возможность отлаживать логику работы проекта,
ориентируясь на предоставляемую симулятором временную диаграмму
входных и выходных сигналов.
Примером таких симуляторов являются ISim от Xilinx (Рис. 5) и
ModelSim от Model Technology.

Рис. 5: Внешний вид ISim от Xilinx.

Современный рынок ПЛИС

На сегодняшний день на рынке ПЛИС (как CPLD, так и FPGA) до-
ступно множество устройств, ориентированных на всевозможные сферы
применения, взависимости от требований к техническим характеристи-
кам и стоимости ИС.

Условные обозначения:
Vdd - питание;
Tpd - Propagation Delay - время внутреннего распространения сигнала;
Fsys - опорная частота;
MCc - количество макроячеек;
LC - Logic Cells (см. документацию Xilinx для конкретной FPGA);
RAM - общий размер блоков ОЗУ.
Max I/O - макмимальное количество пользовательских пинов ВВ.
$ - примерная стоимость на момент написания реферата (долл. США);

CPLD от Xilinx

Xilinx выпускает CPLD, ориентируясь на 3 направления.

XC 9500XL
Cемейство CPLD общего назначения. Имеются 4 варианта ИС (с мно-
жеством видов корпусов).
MCs: 36 - 288
Vdd (В): 3.3
Fsys (МГц): 178 - 208
Tpd (нс): 5-6
$: 1.20 - 30

XC CoolRuner-II
Обновлённая линейка ИС, расчитанных на приложения с низким энер-
гопотреблением (до 55 мА при Fsys = 50 МГц).
MCs: 32 - 512
Vdd (В): 1.8
Fsys (МГц): 323 - 179
Tpd (нс): 3.8 - 7.1
$: 1.10 - 80

XA 9500XL, XA CollRunner-II
Аналогичные первым двум семействам CPLD, предназначенные для
использования в автомобильной промышленности. Имеют префикс XA
(Xilinx Automotive). Расширенный диапазон рабочих температур (от -
40o C до +105o C), 20 лет гарантии сохранности прошивки.
4.2

CPLD от Altera

Рассмотрим две линейки CPLD от фирмы Altera.

MAX II
MAX II - пример того, как со временем различия между технологи-
ями CPLD и FPGA становятся не такими выраженными: в основе MAX
II лежат LABs (Logic Array Blocks - блоки логических матриц), на кото-
рых в том или ином виде строятся все CPLD, но традиционно сами LABs
основаны на макроячейках, а у Altera MAX II - на LUT-ах, лежащих в
основе FPGA.
Дело в том, что при увеличении ёмкости CPLD сильно возрастает
площадь кристалла, которая отводится на внутрисхемные связи (Рис. 6)
[11].

Рис. 6: Увеличение занимаемой площади под связи между LAB-ами с

повышением ёмкости CPLD [11].

Выпускаются MAX II, предназначенные как для 2.5 - 3.3В-, так и для
1.8В-питания (MAX IIG и MAX IIZ).

MCs: 192 - 1700
Vdd (В): 2.5, 3.3
Tpd (нс): 4.7 - 7
$: 6 - 80

MAX V
Последняя серия CPLD от Altera, отличающаяся пониженым энер-
гопотреблением, имеет ряд нововведений: внутренний источник такто-
вых сигналов, предназначенный для некритичных ко времени проектов;
пользовательская Flash; поддержка широкого спектра напряжений пи-
тания (при Vdd = 3.3 В порты ВВ толерантны к 5 В-сигналам); конфигу-
рация CPLD происходит менее чем за 50 мкс. Также за счёт применения
новой архитектуры сначительно снижена цена ИС.
MCs: 32 - 1700
Vdd (В): 1.2, 1.8, 2.5, 3.3
Tpd (нс): 6.3 - 9
$: 0.80 - 30

FPGA от Xilinx

Xilinx ведёт выпуск сразу 4 семейст FPGA. Вот их последние поко-
ления:

Spartan-6
Бюджетная линейка FPGA, производимая с техпроцессом 45 нм.
LCs: 3840 - 147443
RAM (КБ): 75 - 1355
Max I/O: 132 - 540
$: 10 - 91

Artix-7
Эти ИС также ориантированы на приложения, в которых критична
себестоимость изделия, но уже пренадлежат следующему, седьмому по-
колению FPGA фирмы Xilinx и производятся с применением 28 нм тех-
процесса, что коренным образом отражается на характеристиках этиз
ИС:
- Энергопотребление снижено на 50%;
- Увеличена производительность системы более чем в 2 раза;
- Технология Gen1 x4 PCI Express R , скорость передачи 3.75Gpbs.
Всего выпускаются 3 вида предствителей линейки Artix-7.
LCs: 100K - 352K
RAM (КБ): 4860 - 18540
Max I/O: 300 - 600
$: не найдено

Kinex-7
Компромисcное решение цена - производительность и ёмкость FPGA.
Данную линейку FPGA выделяют: большой объем памяти и ресурсы
DSP, которые делают Kinex идеальным для построения LTE, светодиод-
ных и 3D цифровых видео дисплеев, устройств изображения для меди-
цины и авиации.
LCs: 64К - 478K
RAM (КБ): 4800 -34380
Max I/O: 300 - 400
$: не найдено

Virtex-7
Флагманы Xilinx. Максимальная ёмкость - 2 миллиона логических
ячеек. Производительность системы увеличена в 2 раза благодаря ко-
лоссальной пропускной способности портов ввода/вывода 2.7Tbps.
Такие показатели ПЛИС позволяют строить карты 100GE, мосты
300G, террабитные коммутаторы, радаров и устройств эмуляции ASIC
на их основе.
LCs: 320К - 2000К
RAM (КБ): 16К - 46К
Max I/O: 300 - 1200
$: не найдено

FPGA от Altera

Рассмотрим все три линейки FPGA, выпускаемые Altera; на сего-
дняшний день все FPGA фирмы имеют пятое поколение и в их про-
изводстве используется только 28 нм техпроцесс.

Cyclone
Наиболее бюджетное решение от Altera, также отличающееся низким
потреблением. Имеется 6 вариантов выбора ИС, наиболее яркие отличия
в которых - это 3.125 ГБит/с или 5 ГБит/c приёмопередатчики и одно-
или двухядерный процессор ARM Cortex-A9 на чипе.
LCs: 150К
RAM (КБ): 6656
Max I/O: 240 - 480
$ 251 - 260

Arria
FPGA выпускаются с 6.375 ГБит/с, либо 10.3125 ГБит/с приёмопере-
датчиком и с двухядерным процессором ARM Cortex-M3, либо без него.

Stratix
28 ГБит/с приёмопередатчик.
В последнее время отмечается тенденция к симбиозу микропроцес-
сорных ядер и ПЛИС. Системы на чипе (SoC - System On Chip) произво-
дятся как Xilinx, у которой такие изделия получили названия Extensible
Processing Platform (EPP) (ИС Zynq-7000), так и Altera, включающая в
FPGA своего пятого поколения МП Cortex-A9, а также предлагающего
так называемый soft-processor, - МП, основанный на архитектуре FPGA,
Nios II [12]. Аналогичные проекты есть и у Xilinx.

Заключение

Стремительные преобразования такие, как количественые (увеличе-
ние плотности ячеек на кристалле), множество качественых (разработка
новых архитектур) и принципиально новых подходов (SoC) прошедшие
в производстве ПЛИС за сравнительно короткое время дают повод по-
лагать, что, с одной стороны, вновь выпускаемые ИС получат более вы-
сокие технические показатели, с другой - предлагаемые решения более
низкой ценовой категории будут занимать всё больше места в приложе-
ниях, где до сегодняшнего дня использовались традиционные методы:
ИС стандартной логики и БИС.

Список литературы

[1] Применение ПЛИС в цифровой схемотехнике. Владимир Пореч-
ный. 2004. http://vkopilke.narod.ru/pls.html
[2] ПЛИС CPLD компании Xilinx с малым потреблением. Серия CoolRunner.
Михаил Кузелин.
[3] Учебник по курсу компьютерная электроника. Харьковский наци-
ональный университет радиоэлектроники.
[4] Download Cables. Altera.
http://www.altera.com/support/devices/tools/altera/cables/tls-altera-cables.html
[5] Platform Cable USB II. Xilinx.
http://www.xilinx.com/products/boards-and-kits/HW-USB-II-G.htm
[6] IEEE 1076-2008 VHDL-200X. Jim Lewis. 2008.
[7] AllHDL. VHDL. http://allhdl.ru/vhdl.php
[8] http://en.wikipedia.org/wiki/VHDL
[9] Xilinx WebPACK ISE. Викиучебник.
http://ru.wikibooks.org/wiki/Xilinx_WebPACK_ISE
[10] AVNET, electronics marketing. www.avnet.com
[11] MAX II Low-Cost Architecture. Altera.
http://www.altera.com/devices/cpld/max2/overview/architecture/mx2-architecture.html
[12] Nios II Processor: The World’s Most Versatile Embedded Processor.
Altera. http://www.altera.com/devices/processor/nios2/ni2-index.html
19

markevichus' blog

вторник, 13 января 2015 г.

Ошибка резервирования mysql и VIEW.

среда, 31 октября 2012 г.

Frontier::Client и SSL

пятница, 22 июня 2012 г.

Реферат Программируемые логические интегральные схемы

Введение

Типы и устройство ПЛИС

CPLD

FPGA

Средства разработки и отладки

HDLs

Графические средства разработки

Современный рынок ПЛИС

CPLD от Xilinx

CPLD от Altera

FPGA от Xilinx

FPGA от Altera

Заключение

Список литературы

пятница, 30 марта 2012 г.

CAN bittiming

четверг, 1 марта 2012 г.

Резервирование или зеркалирование SVN-репозитория

четверг, 22 декабря 2011 г.

Easyelectronics

пятница, 16 декабря 2011 г.

Нормальные, простые курсоры для X11

вторник, 13 января 2015 г.

Ошибка резервирования mysql и VIEW.

среда, 31 октября 2012 г.

Frontier::Client и SSL

пятница, 22 июня 2012 г.

Реферат Программируемые логические интегральные схемы

Введение

Типы и устройство ПЛИС

CPLD

FPGA

Средства разработки и отладки

HDLs

Графические средства разработки

Современный рынок ПЛИС

CPLD от Xilinx

CPLD от Altera

FPGA от Xilinx

FPGA от Altera

Заключение

Список литературы

пятница, 30 марта 2012 г.

CAN bittiming

четверг, 1 марта 2012 г.

Резервирование или зеркалирование SVN-репозитория

четверг, 22 декабря 2011 г.

Easyelectronics

пятница, 16 декабря 2011 г.

Нормальные, простые курсоры для X11

вторник, 13 января 2015 г.

среда, 31 октября 2012 г.

пятница, 22 июня 2012 г.

пятница, 30 марта 2012 г.

четверг, 1 марта 2012 г.

четверг, 22 декабря 2011 г.

пятница, 16 декабря 2011 г.